|
採用深度指令流水線結構
採用深度指令流水線結構是指將指令的執行過程進一步細化，流水線的級(處理階段)數變多，而每一級的工作更少、更合理。這樣做有兩個好處：一是流水線級數變多、處理更趨合理，可使單條指令流水線並行執行指令的能力更強；二是每一級的處理時間更短，可以進一步提高微處理器的工作頻率。總之，使微處理器執行指令的速度更快、效率更高。
關于這一點，Intel公司的x86系列微處理器首創指令流水線的8086只有2級；80386為4級；80486為5級；Pentium在整數處理時為5級，在浮點運算時為6級；從Pentium Pro開始的第六代微處理器P6(還包括PentiumⅡ、PentiumⅢ)為12級；而Pentium 4又在P6的基礎上擴大一倍。
作為例子，這裡給出第六代微處理器的指令流水線結構，如圖8．3所示。其中，BTBO、BTBl兩級用來預測下一次取指時的指針；IFUO、IFul和IFU2三級完成從Cache或主存中取指令；IDUO、IDUl兩級將指令譯成微操作碼，然後將其送往下一級RAT；RAT進行寄存器更名處理，並將狀態信息加入到微操作碼中，然後將微操作碼送到重新排序緩衝器ROB(即指令池)中；ROBRd和RS兩級按照超順序執行原則對ROB中的微操作碼進行調度和派遣，以便將條件具備的微操作碼送到相應的執行部件去執行；指令流水線的最後兩級，即ROBwb和RRF，將執行結果回寫到程序員所能見到的寄存器以及存儲器中，並將已執行完畢且不再與ROB中其他指令有聯系的微操作碼移出ROB.
| 
